第831章芯片進展3
第831章芯片進展3(第1/3頁)
第831章芯片進展3
“第一，納米片晶體管（gaafet）的刻蝕控製。
我們對納米片疊層的精度、柵極環繞的控製，極其不穩定，這是良率波動的主要來源之一。”
“第二，高介電常數金屬柵極（hkmg）的堆疊精度和均勻性。
新材料的熱預算和界麵態極其敏感，均勻性偏差導致閾值電壓（vt）漂移嚴重。”
“第三，也是最致命的，”他的語氣幾乎帶著一絲絕望。
“極紫外（euv）光刻技術的應用調試。
euv光源的功率、穩定性，以及配套的光刻膠、掩膜版技術，全部受到最嚴格的限製，獲取極其困難，調試進度幾乎停滯。
冇有穩定可靠的euv光刻，很多關鍵的精細結構無法實現，良率和性能都無從談起。”
他指著圖表上那個刺眼的數字：
“目前mpw試產的綜合良率......仍然在25%-30%的區間劇烈波動，最低甚至探至18%。
而且，波動冇有收斂的趨勢。
姚總，這個良率，對於單顆成本就高達數十美元的高端旗艦芯片來說，是商業上無法接受的。”
會議室的溫度仿佛瞬間降到了冰點。
25%-30%且不穩定的良率，意味著超過三分之二的芯片是廢品，這不僅是成本的災難，更是量產交付的噩夢。
孟良凡的麵色也無比凝重。
他雙手交叉支在桌上，身體前傾，沉聲道：
“n+1的困境，是基礎物理學、材料科學和精密工程極限的綜合體現。
這堵牆，靠工藝團隊硬撞，代價太大，進度也無法保證。”
他再次將目光投向陳默，這次帶著更深的期待和懇求。
“陳總，我們懇請開辟第二戰場。
設計端和工具鏈必須承擔更多責任。
現有的eda工具，在應對n+1這樣逼近物理極限的工藝時，已經顯得力不從心，更彆說再往後的n+2工藝了。
我們迫切需要工具鏈的再次革命。”
他語速加快，列舉出痛點：
“我們需要能進行原子級器件建模的工具，能精確模擬摻雜原子分布對性能的影響；
我們需要多物理場仿真平臺，能耦合計算熱、電、應力之間的相互效應；
我們需要更強大的計算光刻（opc）軟件，以補償euv光刻帶來的複雜光學鄰近效應；
我們還需要基於大數據的良率預測與優化係統，能在設計階段就預測出芯片的薄弱環節。
否則，我們設計出來的東西，就像是建立在流沙上的城堡，根本冇法在現實的、不完美的工藝裡被可靠地製造出來！”
這番尖銳而專業的需求，將所有壓力和責任清晰地傳遞到了陳默和他的eda團隊身上。
麵對孟良凡幾乎一波又一波的挑
（本章未完，請點擊下一頁繼續閱讀）