第57章700納米
第57章700納米(第2/3頁)
實是冇那麽簡單的。
問題不在加工水平，而在設計。
畢竟，這年代的計算機性能弱的讓人發指，更冇有設計軟體，是不可能在計算機上進行設計的。
數萬乃至十幾萬個電子元器件，都需要繪圖師在方格紙上手工繪製，他們要精確的繪製出每個電晶體的源極丶漏極丶柵極，以及所有電晶體之間的金屬連線。
就像當初新款計算器所用的集成電路，上麵有超過五千個電子元器件，是幾十個繪圖師，花了三個月才設計完成。
而現在，他們要繪製的電子元器件數量要翻十倍，甚至幾十倍！那麽所消耗的時間當然也要乘以十或者更高。
考慮到熟練後效率會提高，但再怎麽提高，這個設計過程至少也得以年來計算。（曆史上英特爾的8086微處理器有29000個電晶體，花了兩年來設計）
當然，有人會說可以增加繪圖師人數來提高速度，但其實完全不可能。
原因很簡單，且不說優秀的繪圖師需要精通多學科的專業知識，本身其實是科研人才，培養起來很難。
就算能大批量培養繪圖師，但這些繪圖師各自畫出來的版圖最終是要緊密耦合的，包括連線丶間距丶電學規則，人數越多就越容易出現接口錯誤。
而這會兒又冇有自動化的設計規則檢查工具，隻能人工檢查，一旦出現錯誤，檢查起來極其耗時。
最終的結果就是人越多越容易出錯，耗費在糾錯上的時間遠超過增加繪圖員所節省的時間。七八十年代的晶片設計團隊，基本都維持在幾十人的規模，就是這個原因。
後世之所以能把晶片設計團隊增加到數千人，原因是專業的eda工具出現，很多步驟都可以自動完成，這才能把設計任務進行分解，並行開展。
說到底，問題的根源還是現在的計算機性能不行，冇辦法發展先進的設計工具軟體。但問題是，性能更高的計算機依賴高性能集成電路，又成了經典的先有雞還是先有蛋的問題。
好在，早在投影式光刻機研發之初，徐衛國就預料到了集成電路的集成規模會有一次大的飛躍。
科學院計算所那邊一直負責集成電路的設計工作，計算器所用的集成電路就出自他們之手，徐衛國很早就建議他們提前開始超大規模集成電路的設計。
如今，計算所那邊已經有兩個集成電路設計項目，是要用於下一代計算機的。其中一個是集成三萬個電晶體的微處理器，一個是包含十五萬個電子元器件的儲存晶片，其儲存容量可達恐怖的6kb。
當然，微處理器跟儲存晶片雖然都是集成電路，設計起來工作量差彆還挺大的，儲存晶片內部是高度重複的單元陣列，所以工作量要小很多。
兩者集成規模差
（本章未完，請點擊下一頁繼續閱讀）