第57章700纳米
第57章700纳米(第2/3页)
实是没那麽简单的。
问题不在加工水平，而在设计。
毕竟，这年代的计算机性能弱的让人发指，更没有设计软体，是不可能在计算机上进行设计的。
数万乃至十几万个电子元器件，都需要绘图师在方格纸上手工绘制，他们要精确的绘制出每个电晶体的源极丶漏极丶栅极，以及所有电晶体之间的金属连线。
就像当初新款计算器所用的集成电路，上面有超过五千个电子元器件，是几十个绘图师，花了三个月才设计完成。
而现在，他们要绘制的电子元器件数量要翻十倍，甚至几十倍！那麽所消耗的时间当然也要乘以十或者更高。
考虑到熟练后效率会提高，但再怎麽提高，这个设计过程至少也得以年来计算。（历史上英特尔的8086微处理器有29000个电晶体，花了两年来设计）
当然，有人会说可以增加绘图师人数来提高速度，但其实完全不可能。
原因很简单，且不说优秀的绘图师需要精通多学科的专业知识，本身其实是科研人才，培养起来很难。
就算能大批量培养绘图师，但这些绘图师各自画出来的版图最终是要紧密耦合的，包括连线丶间距丶电学规则，人数越多就越容易出现接口错误。
而这会儿又没有自动化的设计规则检查工具，只能人工检查，一旦出现错误，检查起来极其耗时。
最终的结果就是人越多越容易出错，耗费在纠错上的时间远超过增加绘图员所节省的时间。七八十年代的晶片设计团队，基本都维持在几十人的规模，就是这个原因。
后世之所以能把晶片设计团队增加到数千人，原因是专业的eda工具出现，很多步骤都可以自动完成，这才能把设计任务进行分解，并行开展。
说到底，问题的根源还是现在的计算机性能不行，没办法发展先进的设计工具软体。但问题是，性能更高的计算机依赖高性能集成电路，又成了经典的先有鸡还是先有蛋的问题。
好在，早在投影式光刻机研发之初，徐卫国就预料到了集成电路的集成规模会有一次大的飞跃。
科学院计算所那边一直负责集成电路的设计工作，计算器所用的集成电路就出自他们之手，徐卫国很早就建议他们提前开始超大规模集成电路的设计。
如今，计算所那边已经有两个集成电路设计项目，是要用于下一代计算机的。其中一个是集成三万个电晶体的微处理器，一个是包含十五万个电子元器件的储存晶片，其储存容量可达恐怖的6kb。
当然，微处理器跟储存晶片虽然都是集成电路，设计起来工作量差别还挺大的，储存晶片内部是高度重复的单元阵列，所以工作量要小很多。
两者集成规模差
（本章未完，请点击下一页继续阅读）