第1420章各種分析應接不暇
第1420章各種分析應接不暇(第1/3頁)
第1420章各種分析應接不暇
......
與大眾的情緒狂歡相比，科技圈、半導體產業圈內的討論則更加專業，也充滿了各種猜測與推理。
麒麟9000+就像不僅像一顆投入湖麵的巨石，激起無數浪花。
還引來了深水區泛起令人捉摸不透的迷霧。
知乎上，一個名為“如何評價華興麒麟9000+芯片？其工藝製程可能是什麼水平？”的問題，迅速攀升至熱榜第一，瀏覽量破千萬。
高讚回答來自一個匿名的、標註為“半導體行業從業者”的用戶，回答極其冗長且專業：
“謝邀。人在浦東，剛出實驗室。
看了發布會，震驚之餘，嘗試從技術角度做一點推測。
首先必須明確，華興在發布會上關於芯片工藝的信息是‘零’。
這本身就是一種信號：要麼工藝是絕密，要麼工藝並非傳統意義上的領先，但通過其他方式彌補達到了驚人效果。”
“根據姚塵風姚總公布的性能數據：cpu同頻性能提升8%，gpu提升15%，能效比提升25%。
這個數據非常有意思。
如果這是一顆全新的、基於更先進工藝的芯片，比如5nmeuv迭代的芯片，那這種提升幅度似乎...有點保守？
尤其是cpu部分。
但如果考慮到他們可能麵臨的工藝限製，這個提升就堪稱恐怖了。”
“我們來倒推。
假設他們使用的並非最先進的euv光刻機所能實現的5nm或更先進製程，那麼可能的選擇有哪些？
1.基於duv光刻的7nm（n7）或改進型（n7p，n6）。
但眾所周知，冇有euv，多重曝光非常複雜，良率和成本是巨大挑戰，且性能功耗很難做到頂級。
2.完全不同的技術路徑，比如chiplet（小芯片）異構集成，或者對成熟工藝（如14nm甚至28nm）進行極端優化，通過架構、封裝、軟件協同來提升性能。”
“我個人傾向於一種混合路線。
結合華興過去幾年在eda（電子設計自動化）工具、架構設計（馮庭波團隊）、以及工藝-設計協同（孟良凡的聯合體）上的大量專利和投入，他們很可能走了一條‘以設計補工藝、以係統補芯片’的道路。”
回答詳細分析了華興可能采用的“近似7nm”工藝，並重點強調了設計端的補償：
“比如，通過更精細的電源管理單元（pmu）設計，動態調整電壓頻率，榨乾每一分性能；
通過超大規模的緩存設計，減少對落後工藝下延遲較高的外部存儲的訪問；
通過ai驅動的eda工具，在芯片設計階段就精確預測和優化布線，減少信號乾擾和功耗...
這些手段單獨看
（本章未完，請點擊下一頁繼續閱讀）